Parasitaire capaciteit en parasitaire inductantie van Via

1. Via

Via's zijn een van de belangrijke componenten van meerlaagse PCB's en de boorkosten bedragen gewoonlijk 30 tot 40 procent van de productiekosten van PCB's. Simpel gezegd, elk gaatje op de printplaat kan een via worden genoemd. Vanuit het oogpunt van functie kunnen via's worden onderverdeeld in twee categorieën: de ene wordt gebruikt voor elektrische verbindingen tussen lagen; de andere wordt gebruikt voor het bevestigen of positioneren van apparaten. Qua proces zijn deze via's over het algemeen onderverdeeld in drie categorieën, namelijk blinde via's, begraven via's en doorgaande via's. Blinde gaten bevinden zich op de boven- en onderoppervlakken van de printplaat en hebben een bepaalde diepte voor de verbinding tussen het oppervlaktecircuit en het onderliggende binnencircuit. De diepte van het gat overschrijdt meestal niet een bepaalde verhouding (opening). Begraven gaten verwijzen naar verbindingsgaten in de binnenste laag van de printplaat, die zich niet uitstrekken tot het oppervlak van de printplaat. De bovenstaande twee soorten gaten bevinden zich in de binnenste laag van de printplaat. Vóór het lamineren wordt het vormingsproces van het doorgaande gat gebruikt om te voltooien, en verschillende binnenlagen kunnen elkaar overlappen tijdens de vorming van het doorlopende gat. Het derde type wordt een doorgaand gat genoemd, dat door de gehele printplaat loopt en kan worden gebruikt om interne onderlinge verbindingen te realiseren of als bevestigingsgat voor componenten. Omdat het doorvoergat gemakkelijker te realiseren is in het proces en de kosten lager zijn, gebruiken de meeste printplaten het in plaats van de andere twee soorten via's. De onderstaande via's worden, tenzij anders aangegeven, beschouwd als via's. Vanuit ontwerpoogpunt bestaat een via hoofdzakelijk uit twee delen: het ene is het boorgat in het midden en het andere is het kussengebied rond het boorgat, zoals weergegeven in de onderstaande afbeelding. De grootte van deze twee delen bepaalt de grootte van de via. Het is duidelijk dat de ontwerper bij high-speed PCB-ontwerp met hoge dichtheid altijd hoopt dat hoe kleiner het via-gat, hoe beter, zodat er meer bedradingsruimte op het bord overblijft. Bovendien, hoe kleiner het via-gat, hoe kleiner de parasitaire capaciteit van zichzelf. Hoe kleiner het is, hoe geschikter het is voor hogesnelheidscircuits. De verkleining van de gatafmeting brengt echter ook een verhoging van de kosten met zich mee, en de afmeting van het via-gat kan niet onbeperkt worden verkleind. Het wordt beperkt door de technologie van boren en plateren: hoe kleiner het gat, hoe gemakkelijker het is om te boren. Hoe langer het gat duurt, hoe gemakkelijker het is om af te wijken van de middenpositie; en wanneer de diepte van het gat groter is dan 6 keer de diameter van het geboorde gat, is het onmogelijk om ervoor te zorgen dat de wand van het gat gelijkmatig kan worden geplateerd met koper. De dikte (doorgaande gatdiepte) van een normaal 6-laags printplaat is bijvoorbeeld ongeveer 50 mil, dus de boordiameter die PCB-fabrikanten kunnen leveren, is zo klein als 8 mil.

Ten tweede, de parasitaire capaciteit van de via

Het gat zelf heeft een parasitaire capaciteit naar de grond. Als bekend is dat de diameter van het isolatiegat op de grondlaag D2 is, is de diameter van het via-pad D1, is de dikte van de printplaat T en is de diëlektrische constante van het bordsubstraat ε, de parasitaire capaciteit van het via-gat is ongeveer: C=1.41εTD1/(D2-D1) De belangrijkste impact van de parasitaire capaciteit van het via-gat op het circuit is het verlengen van de stijgtijd van het signaal en het verminderen de snelheid van het circuit. Bijvoorbeeld, voor een printplaat met een dikte van 50mil, als een doorgaand gat met een binnendiameter van 10mil en een paddiameter van 20mil wordt gebruikt, en de afstand tussen de pad en het geslepen koperen gebied is 32 mil, dan kunnen we het via-gat benaderen met de bovenstaande formule. De parasitaire capaciteit is ruwweg: C=1.41x4.4x0.{{30 }}50x0.020/(0.032-0.020)=0.517pF, en de stijgtijdvariatie veroorzaakt door dit deel van de capaciteit is: T10-90=2.2C(Z0/2 )=2.2 x0.517x(55/2)=31.28ps. Uit deze waarden kan worden opgemaakt dat hoewel het effect van het vertragen van de stijgende vertraging veroorzaakt door de parasitaire capaciteit van een enkele via niet duidelijk is, als de via meerdere keren wordt gebruikt in de bedrading om tussen lagen te schakelen, de ontwerper nog steeds moet denk er goed over na.

3. Parasitaire inductie van via's

Evenzo is er zowel parasitaire inductantie als parasitaire capaciteit in het via-gat. Bij het ontwerp van snelle digitale circuits is de schade die wordt veroorzaakt door de parasitaire inductantie van het via-gat vaak groter dan de invloed van de parasitaire capaciteit. De parasitaire serie-inductantie zal de bijdrage van de bypass-condensator verzwakken en het filtereffect van het gehele voedingssysteem verzwakken. We kunnen de volgende formule gebruiken om eenvoudig de geschatte parasitaire inductantie van een via te berekenen: () - PCB-ontwerprichtlijnen - Over Vias waarbij L verwijst naar de inductantie van de via, h is de lengte van de via en d is de diameter van het middelste geboorde gat. Uit de formule blijkt dat de diameter van het via-gat weinig invloed heeft op de inductantie, maar de lengte van het via-gat heeft een grote invloed op de inductantie. Als we nog steeds het bovenstaande voorbeeld gebruiken, kan de inductantie van de via worden berekend als: L=5.08x0.050[ln(4x0.050/0.010) 1]=1.015nH. Als de stijgtijd van het signaal 1ns is, dan is de equivalente impedantie: XL=πL/T10-90=3.19Ω. Een dergelijke impedantie is niet meer te negeren als er een hoogfrequente stroom doorheen gaat. Er moet met name worden opgemerkt dat de bypass-condensator door twee via's moet gaan bij het verbinden van de vermogenslaag en de grondlaag, zodat de parasitaire inductantie van de via's zal verdubbelen. 4. Via-ontwerp in high-speed PCB's Door de bovenstaande analyse van de parasitaire kenmerken van via's, kunnen we zien dat bij high-speed PCB-ontwerp ogenschijnlijk eenvoudige via's vaak grote negatieve effecten hebben op het circuitontwerp. effect.

Om de nadelige effecten van de parasitaire effecten van via's te verminderen, kunnen we ons best doen in het ontwerp:

1. Kies, rekening houdend met zowel de kosten als de signaalkwaliteit, een redelijke grootte van het via-gat. Voor 6-10 lagen van het PCB-ontwerp van geheugenmodules is het bijvoorbeeld beter om 10/20Mil (boren/pad) via's te gebruiken. Voor sommige boards met een hoge dichtheid en kleine afmetingen kun je ook proberen 8/18Mil via's te gebruiken. gat. Onder de huidige technische omstandigheden is het moeilijk om kleinere via's te gebruiken. Overweeg voor voedings- of aardingsvia's een grotere maat te gebruiken om de impedantie te verminderen.

2. Uit de twee hierboven besproken formules kan worden geconcludeerd dat het gebruik van een dunnere printplaat voordelig is om de twee parasitaire parameters van de via te verminderen.

3. Probeer de laag van de signaalsporen op de print niet te veranderen, dat wil zeggen, probeer geen onnodige via's te gebruiken.

4. De pinnen van de voeding en de grond moeten worden geboord via gaten in de buurt. Hoe korter de draden tussen de via-gaten en de pinnen, hoe beter, omdat ze de inductantie verhogen. Tegelijkertijd moeten de draden van stroom en aarde zo dik mogelijk zijn om de impedantie te verminderen.

5. Plaats enkele geaarde via's in de buurt van de via's waar het signaal van laag verandert om een ​​gesloten lus voor het signaal te vormen. Het is zelfs mogelijk om een ​​groot aantal redundante massa-via's op de print te plaatsen. Natuurlijk is er behoefte aan flexibiliteit in het ontwerp. Het hierboven besproken via-model is het geval waarbij elke laag een pad heeft en soms kunnen we de pads van sommige lagen verminderen of zelfs verwijderen. Vooral in het geval van een zeer grote dichtheid van via-gaten kan dit een gebroken sleuf veroorzaken die de lus op de koperlaag isoleert. Om dit probleem op te lossen kunnen we naast het verplaatsen van de positie van de via ook overwegen om de via op de koperlaag te plaatsen. De padgrootte is verkleind.